如下函數(shù)說(shuō)明的公式72M/8000/9000000 = 1/1000 = 1ms? 9000000的來(lái)源依據(jù)是什么，如果主頻改為144M呢？
void Systick_Init(void)
{
? ? //此處在進(jìn)行初始化的時(shí)候設(shè)置比較寄存器的值
? ? SysTick_Config(SystemCoreClock / 8000);//1ms? ? ? ? ? ? 72M/8000/9000000 = 1/1000 = 1ms
}
您好，9000000是SysTick的時(shí)基，具體可參考系統(tǒng)計(jì)數(shù)控制寄存器（STK_CTLR）的位2，默認(rèn)時(shí)基是HCLK/8作為時(shí)基，當(dāng)系統(tǒng)主頻為72MHz時(shí)，時(shí)基為72MHz/8=9000000。當(dāng)系統(tǒng)主頻為144MHz時(shí)，時(shí)基為144MHz/8=18MHz。關(guān)于SysTick具體介紹，可參考CH32V307應(yīng)用手冊(cè)第九章。CH32V307應(yīng)用手冊(cè)下載鏈接如下：
http://www.findthetime.net/downloads/CH32FV2x_V3xRM_PDF.html?
主函數(shù)如下圖，延時(shí)500ms打印1，在主頻72MHz正常打印，修改主頻144后延時(shí)時(shí)間并不是2倍關(guān)系，修改延時(shí)初始化原本SystemCoreClock / 8000000;現(xiàn)在要SystemCoreClock / 64000000;才正常。這是為什么，是更換主頻需要另外的設(shè)置嗎？
圖一 主函數(shù)
圖二正常延時(shí)
圖三 修改主頻 時(shí)間不是倍數(shù)
圖四延時(shí)修改為64 正常延時(shí)
您好，首先我們工程中的延時(shí)函數(shù)不會(huì)隨著主頻改變而改變的，延時(shí)函數(shù)的入口參數(shù)設(shè)置的是500，那就是對(duì)應(yīng)500的延時(shí)，不會(huì)隨著主頻的改變而改變。因?yàn)槲覀冊(cè)谘訒r(shí)函數(shù)初始化中配置SystemCoreClock是隨著你配置系統(tǒng)主頻的改變而改變的，如下圖1。首先我覺(jué)得你應(yīng)該了解一下SysTick的工作原理。我們sysTick默認(rèn)的時(shí)基是HCLK/8，可參考2樓回復(fù)，HCLK通常就是指系統(tǒng)主頻。即時(shí)基就是SystemCoreClock/8。那么計(jì)數(shù)器計(jì)數(shù)一次的時(shí)間就是1/(SystemCoreClock/8)。當(dāng)系統(tǒng)主頻為72MHz時(shí)，計(jì)數(shù)一次的時(shí)間為1/9MHz，即1/9us。我們?cè)谘訒r(shí)函數(shù)初始化中配置p_us = SystemCoreClock / 8000000，SystemCoreClock 為72MHz，除以8就是9，9乘以（1/9）正好就是1，同理可得144MHz下結(jié)果也是1，因此延時(shí)函數(shù)不會(huì)隨著主頻改變而改變。
圖1
是的，正是后面看了手冊(cè)反應(yīng)過(guò)來(lái)， 在144MHz下我的板子無(wú)法運(yùn)行才造成我修改64 ，這個(gè)板子在72、96MHz下都是正常的，所以我才發(fā)另一個(gè)帖子詢問(wèn)關(guān)于主頻運(yùn)行在144MHz的電路設(shè)計(jì)是否有注意事項(xiàng)，主要是這個(gè)板子原本是stm32的，外圍不一定適合ch32v303cbt6。
想要主頻設(shè)定144MHz，硬件設(shè)計(jì)需要注意什么 - 沁恒微電子社區(qū) (wch.cn)
標(biāo)題才是我想知道的，帖子內(nèi)容只是證明過(guò)程，不是關(guān)于定時(shí)器的。
