HCLK配置成了120MHZ

PCLK1=60MHZ

PCLK2=120MHZ

adc_clk只能是PCLK2的 2、4、6、8分頻，那這樣子adc_clk最小也是15MHZ了，大于ADC時(shí)鐘的最大值（14MHZ）；

現(xiàn)在只能回頭去static void SetSysClockTo120(void)里改PCLK2的值了，

有其它更方便的方法么？就是不要?jiǎng)覹CH提供的庫函數(shù)文件。

CH32V307能否倍頻為112MHz?

您好，@海賊王，ADC輸入時(shí)鐘最大14MHz，如主頻為120MHz時(shí)，建議將PCLK2時(shí)鐘2分頻使用ADC，具體可看下圖。

您好，@guozq980，CH32V307的系統(tǒng)主頻與外部時(shí)鐘源以及倍頻系數(shù)有關(guān)。CH32V307要求外部時(shí)鐘頻率范圍為3-25MHz之間，CH32V307倍頻系數(shù)如下圖。若要設(shè)置系統(tǒng)主頻為112MHz，可設(shè)置外部時(shí)鐘源為16MHz，系統(tǒng)倍頻為7倍頻。