CH569常被用于和FPGA通信，利用自身USB3.0接口和電腦通訊，實(shí)現(xiàn)數(shù)據(jù)的高速收發(fā)。
在實(shí)際使用中，我們需要對(duì)CH569評(píng)估板進(jìn)行一些小改動(dòng)。
????????用導(dǎo)線將上下兩層板子的LED1和LED2的陰極交叉焊接到一起，這個(gè)在代碼中會(huì)作為數(shù)據(jù)流控的狀態(tài)指示引腳來(lái)使用（對(duì)應(yīng)PB23和PB22，可以任意修改為其他空閑引腳）。加上32位寬HSPI接口的40個(gè)PIN，在實(shí)際使用時(shí)總共用到42根PIN來(lái)和FPGA對(duì)接。
?
????????CH569評(píng)估板上的SPI FLASH，不擔(dān)任存儲(chǔ)CH569固件的工作，只是作為一個(gè)SPI從機(jī)，方便使用者探究CH569的SPI外設(shè)，而已。所以在設(shè)計(jì)電路時(shí)，這個(gè)SPI FLASH直接去掉。CH569的固件是儲(chǔ)存在片內(nèi)flash上，啟動(dòng)也是內(nèi)部加載。CH569最小系統(tǒng)只需要一顆晶振和阻容件即可實(shí)現(xiàn)。
以下是最小系統(tǒng)電路：
以下是和FPGA對(duì)接的推薦電路：
?
注意：
1、使用HSPI時(shí)設(shè)計(jì)下載按鈕是PA13，因?yàn)槟J(rèn)的BOOT觸發(fā)引腳PA5作為HSPI數(shù)據(jù)線HD0，為了優(yōu)化走線，采用了備用的BOOT觸發(fā)引腳。
2、芯片VDDIO網(wǎng)絡(luò)供電電壓可以降低至1.8V，以滿足常見(jiàn)的FPGA IO電壓。此處注意CH569芯片上電期間需要保持VDDIO最低為2.5V，待用戶程序運(yùn)行之后，再降低至目標(biāo)電壓。
3、HSPI的40根線盡可能做等長(zhǎng)。
?
