發(fā)現(xiàn)每次進入中斷的時候總會進入? “接收線路狀態(tài)”這個里面，再讀取LSR返回值是? F9

把TXD和RXD短接，debug情況下發(fā)現(xiàn)能自發(fā)自收。

想問一下是否因為寄存器設(shè)置有問題呢？基本上參考的就是官方的范例：

下面是各種寄存器的值，前一組是復(fù)位之后的，后面一組是初始化之后的：

DLAB=0的時候讀取的值

[11:00:41.721]收←◆current test serilnum: 56?

IER: 00

IIR: 01

LCR: 00

MCR: 00

LSR: 60

MSR: 00

FCR: 01

PBR: 01

[11:00:41.770]收←◆current test serilnum: 56?

IER: 05

IIR: c1

LCR: 03

MCR: 0b

LSR: 60

MSR: 00

FCR: c1

PBR: 01

問題已解決，RST復(fù)位時間不夠長導(dǎo)致寄存器讀寫都沒有問題，但是會造成通訊的波特率不對，非常感謝貴公司工程師的鼎力相助。