第一次做PCI板卡，在了解了一點PCI的基礎(chǔ)知識后，現(xiàn)在想采用CH365芯片來開發(fā)。

現(xiàn)在有幾個疑問： 1.我現(xiàn)在的板卡想采用CH365 + FPGA來實現(xiàn)，在開發(fā)中有什么需要特別注意的地方嗎？

2.我想用FPGA直接來做CH365的外部配置ROM，在時序上能實現(xiàn)嗎？這樣的配置能在運行中修改嗎？

3.將CH365的全部輸出都與FPGA的管腳相連，在上電復位的時候（上電配置時是低電平），對CH365有影響嗎？

4.CH365接收來自FPGA的中斷，在windows下的應用程序一般響應速度有多快？如何提高響應速度？

謝謝了先……

CH365引腳的默認電平應該是高電平，因為低電平代表另外一種工作模式。一般適合用CPLD而不是FPGA。 1、關(guān)鍵理解CH365手冊及FPGA特性，尤其是FPGA的I/O方向不能錯，不能在啟動過程中產(chǎn)生低電平 2、能實現(xiàn)，可以動態(tài)修改，不過操作系統(tǒng)會記憶先前的，你改了它不一定知道 3、有影響，用CPLD可能無此問題 4、計算機無更高優(yōu)先的硬件中斷時，CH365中斷響應速度一般是幾微秒

但我為了節(jié)省成本 和 為了開發(fā)方便，想直接采用FPGA，因為用的是一塊資源較大的FPGA，好象還沒有這么大資源的CPLD？

請問你們有什么解決辦法沒有？

關(guān)鍵要看你用FPGA做什么，解決方法可以是用一個74HC245進行隔離，防止FPGA配置期間的低電平影響CH365。 在配置期間禁止74HC245的G端，配置完成后允許74HC245， 74HC245的A端接CH365，B端接FPGA，DIR端由IOP-RD和MEM-RD“與”后控制，如果只用I/O可以直接用IOP-RD