我需要給一個(gè)FPGA提供和PC的接口，綜合考慮下來USB的UART是最方便的方案，我想知道如果只考慮總吞吐路，CH348是不是最佳選擇？（ 我的IO口比較空閑），但是我又注意到CH348只有6M的速度，15M的4 UART 9114或者9344會(huì)不會(huì)更好？ 我實(shí)測(cè)過在兩個(gè)UART的模式下，CH348好像跑9M也沒有出錯(cuò)？不知道9114或者9344是不是也有跑更高波特率的潛力？

另外一個(gè)問題是，為了保證誤碼率最低，我是不是可以直接把讓FPGA輸出一個(gè)clock信號(hào)接到UART芯片的XI，替代晶振，這樣是不是兩邊就類似同步串口的模式在通信了？

您好，針對(duì)您的選型需求，建議使用高速USB轉(zhuǎn)4串口CH9114，波特率可達(dá)15Mbps，持續(xù)穩(wěn)定傳輸速度可達(dá)1.4MB/s ↑。

芯片時(shí)鐘可以直接使用FPGA的IO輸入模擬時(shí)鐘，信號(hào)連接芯片的XI引腳即可。

謝謝！

我還有個(gè)問題，ch9114我看了一下淘寶和嘉立創(chuàng)/貿(mào)澤好像都搜不到？ 您這邊有推薦的渠道么？

您好，直接聯(lián)系我司銷售同事申請(qǐng)。

我還想請(qǐng)教一下，如果FPGA給的CLOCK晚于CH9114或者9344的上電時(shí)間，會(huì)有問題么？芯片狀態(tài)不會(huì)跑飛不？

在這種情況下我需要手動(dòng)復(fù)位一下UART芯片么？?

或者我是不是應(yīng)該上電后用電阻持續(xù)下拉#RST腳，直到我可以給出FPGA時(shí)鐘信號(hào)再上拉？

如果是的話，我看到＃RST管腳介紹是說內(nèi)部有上拉，不知道我應(yīng)該配多大的下拉電阻才能保證他的電平一直是低電平，直到我可以驅(qū)動(dòng)時(shí)鐘為止？

還是說我不用擔(dān)心這么多，先上電了回頭直接給了時(shí)鐘再給一個(gè)復(fù)位就可以了？

您好，時(shí)鐘信號(hào)必須早于芯片上電運(yùn)行，若時(shí)鐘是芯片上電后給的，需要重新RST復(fù)位芯片才行。

謝謝，那就是說＃RST的這個(gè)功能是獨(dú)立于時(shí)鐘有效的吧？　

即使開始上電之后有一段時(shí)間時(shí)鐘不存在，我后來給了時(shí)鐘再RST的話器件是可以正常復(fù)位的？

我確認(rèn)一下哈。

您好，后來給了時(shí)鐘再RST芯片是可以正常復(fù)位的。