CH32V203的ADC時(shí)鐘疑問

從系統(tǒng)時(shí)鐘樹上來看，ADC的時(shí)鐘來源是PCLK2，看了時(shí)鐘的初始化，使用144MHz

PCLK2等于144MHz，ADC的最大分頻是8分頻，也就是18MHz，而規(guī)格書說明，ADC時(shí)鐘最大不能超過14MHz，這個(gè)怎么解決？

使用的時(shí)候降頻，不適用的時(shí)候恢復(fù)，? ? RCC->CFGR0 |= (uint32_t)RCC_PPRE2_DIV2;? ? RCC->CFGR0 |= ~(uint32_t)RCC_PPRE2_DIV2；或者主頻96M，8分頻。

那我一直設(shè)置PCLK2二分頻，這樣沒啥問題吧？

那也沒問題，但是計(jì)算掛載在APB2時(shí)鐘總線上的時(shí)鐘都分頻了，需要注意一下。